

JXR201 User Manual

版本: V1.0



炬玄智能
J U X U A N

目 录

JXR201 User Manual.....	1
目 录	2
1 概述	5
2 特点	5
3 结构框图	6
4 管脚定义	7
4.1 封装形式	7
4.2 管脚功能	7
5 绝对电气指标	8
6 推荐操作条件	8
7 频率特性	8
8 电气特性	9
8.1 直流特性	9
8.2 交流特性	10
9 寄存器	11
9.1 寄存器总表	11
9.2 寄存器详述	12
9.2.1 时钟及日历寄存器（寄存器 10~16）	12
9.2.2 扩展寄存器（寄存器 17）	12
9.2.3 报警寄存器（寄存器 18~1A）	14
9.2.4 固定周期计数器控制寄存器（寄存器 1B, 1C）	14
9.2.5 控制寄存器及标志寄存器（寄存器 1D~1F）	15
9.2.6 数字校准寄存器（寄存器 30）	16
9.2.7 软复位控制寄存器（寄存器 31）	17
9.2.8 中断输出控制寄存器（寄存器 32）	17
10 中断功能	18
10.1 报警中断	18
10.1.1 报警中断时序	18
10.1.2 报警中断相关寄存器	19
10.2 固定周期中断	20
10.2.1 固定周期中断时序	20
10.2.2 固定周期中断相关寄存器	21
10.3 时间更新中断	22
10.3.1 时间更新中断时序	22
10.3.2 时间更新中断相关寄存器	23
11 IIC 总线接口	24
11.1 IIC 总线特点	24
11.2 数据传输	24
11.3 起始条件及终止条件	24
11.4 设备选择（从地址）	24
11.5 系统配置	25
11.6 应答信号	25

11.7 IIC 总线控制26

 11.7.1 指定地址写操作26

 11.7.2 指定地址读操作27

 11.7.3 未指定地址读操作28

附录29

 计时精度29

 使用说明30

 封装尺寸31

 包装规格32

北京炬玄智能科技有限公司

图索引

图 3-1 JXR201 系统框图	6
图 4-1 JXR201 封装形式	7
图 8-1 IIC 时序图例	10
图 9-1 输出频率调整步长图示	13
图 10-1 报警中断时序	18
图 10-2 固定周期中断时序	20
图 10-3 时间更新中断时序	22
图 11-1 IIC 起始条件及终止条件	24
图 11-2 IIC 从地址示意	24
图 11-3 IIC 系统配置	25
图 11-4 指定地址写操作	26
图 11-5 指定地址读操作	27
图 11-6 未指定地址读操作	28

表索引

表 4-1 JXR201 管脚定义	7
表 5-1 绝对最大额定值	8
表 6-1 推荐操作条件	8
表 7-1 频率特性	8
表 8-1 直流电气特性	9
表 8-2 交流电气特性	10
表 9-1 寄存器列表	11
表 9-2 星期寄存器对应表	12
表 9-3 功耗调节控制表	12
表 9-4 输出频率调节表	13
表 9-5 星期报警模式寄存器 1A 对应表	14
表 9-6 FOUT 输出频率选择	15
表 9-7 时间更新中断模式选择	15
表 9-8 固定周期中断计数周期选择	15
表 9-9 时钟频率调节表	16
表 9-10 中断输出控制选择	17
表 10-1 报警中断相关寄存器	19
表 10-2 固定周期中断相关寄存器	21
表 10-3 固定周期中断计数周期及自动复位时间	21
表 10-4 固定周期中断周期示例	21
表 10-5 时间更新中断相关寄存器	23
表 10-6 时间更新中断模式控制	23

1 概述

JXR201 是一款带有 IIC 接口的, 内建 32.768kHz 晶体振荡器的低功耗实时时钟模组。

该芯片最小计时单位为秒, 可实现自动闰年校正; 并能提供定时报警中断、固定周期中断、时间更新中断输出以及 32.768kHz/1024Hz/1Hz 时钟输出。

2 特点

- 内置可调精度的 32.768kHz 晶体振荡器
- 支持高速 IIC 总线协议 (400kHz)
- 定时报警中断功能 (可设定: 星期, 日, 时, 分)
- 固定周期中断功能
- 时间更新中断功能
- 带使能控制的 32.768kHz/1024Hz/1Hz 时钟输出
- 日历范围支持 2000 年到 2099 年, 具备自动闰年调整功能
- 端口操作电压范围: 1.5V ~ 5.5V
- 时钟电路工作电压范围: 1.1V ~ 5.5V
- 内置 128 bit 用户 RAM
- 低电流功耗: 0.5μA@3V(Typ)

3 结构框图




图 3-1 JXR201 系统框图

4 管脚定义

4.1 封装形式




图 4-1 JXR201 封装形式

4.2 管脚功能

表 4-1 JXR201 管脚定义

Pin name	I/O	Function
1. 2. NC	-----	无需连接，悬空即可
3. /IRQ2	OUTPUT	中断输出端口，CMOS 输出（‘0’有效），可用于输出定时中断和 FOUT
4. GND	GROUND	电源接地端
5. SDA	INOUT	IIC 总线通信数据传输端，N-ch 开漏输出
6. SCL	INPUT	IIC 总线通信时钟传输端
7. /IRQ1	OUTPUT	中断输出端口，N-Ch 开漏输出（‘0’有效），可用于输出闹钟、定时、时间更新中断和 FOUT
8. V _{DD}	POWER	电源供电端

5 绝对电气指标

表 5-1 绝对最大额定值

Item	Symbol	Condition	Rating	Unit
电源电压*1	V _{DD}	V _{DD} 与 GND 之间电压	-0.5 to 6	V
输入电压*1, *2	V _{IN}	SCL, SDA pins	-0.5 to V _{DD} +0.5	V
输出电压*1, *2	V _{OUT}	FOUT, SDA, INTN pins	-0.5 to V _{DD} +0.5	V
存储温度	T _{STG}	分散存放, 无包装	-55 to 125	°C

*1: 各个电气指标在任何时候均不得超出上表中的最大额定值范围, 否则会造成相关参数恶化, 可靠性降低甚至芯片失效。

*2: 此处 V_{DD} 指推荐操作条件下的 V_{DD} 范围。

6 推荐操作条件

表 6-1 推荐操作条件

Item	Symbol	Condition	Min.	Typ.	Max.	Unit
操作电压	V _{DD}	端口操作电压	1.5	3.0	5.5	V
时钟工作电压	V _{CLK}	时钟电路工作电压	1.1	3.0	5.5	V
最高上拉电压	V _{PUP}	SDA, /IRQ1 pins			5.5	V
操作温度	T _{OPR}	---	-40	25	85	°C

*任何超出上述表格中推荐范围的操作都可能极大地影响芯片的可靠性。

7 频率特性

表 7-1 频率特性

Item	symbol	Condition	MIN	TYP	MAX	Unit
输出频率	f _o		32.768 ^(Typ)			kHz
频率精度	Δf/f	T _a = 25°C, V _{DD} = 3.0V	5 ± 23			×10 ⁻⁶
电压系数	Δf/f/V	T _a = 25 °C, V _{DD} = 1.1V~5.5V	-1.0		+1.0	×10 ⁻⁶ /V
频温特性	Top	T _a = -20 °C ~ 70 °C, V _{DD} = 3.0V 参考温度 25 °C	-100		+10	×10 ⁻⁶
起振时间	T _{STA}	T _a = 0 °C ~ 50 °C V _{DD} = 1.5V ~ 5.5V			1.0	s
		T _a = -40 °C ~ 85 °C V _{DD} = 1.5V ~ 5.5V			3.0	
老化	f _a	T _a = 25 °C, V _{DD} = 3.0V, first year	-5.0		+5.0	×10 ⁻⁶ /year

8 电气特性

8.1 直流特性

表 8-1 直流电气特性

*除另有说明外，操作条件为：GND = 0V, $V_{DD} = 1.5V \sim 5.5V$, $T_a = -40^{\circ}C \sim 85^{\circ}C$

Item	Symbol	Condition		Min.	Typ.	Max.	Unit
电流功耗	I _{DD1}	f _{SCL} = 0Hz	V _{DD} = 5V		0.6	1.3	μA
	I _{DD2}	/IRQ1,2 = OFF	V _{DD} = 3V		0.5	1.0	
	I _{DD3}	f _{SCL} = 0Hz	V _{DD} = 5V		0.7	1.5	μA
	I _{DD4}	/IRQ2 = OFF /IRQ1 = 32.768kHz	V _{DD} = 3V		0.6	1.3	
	I _{DD5}	f _{SCL} = 0Hz /IRQ2 = 1024Hz	V _{DD} = 5V		0.7	1.5	μA
	I _{DD6}	CL = 15pF /IRQ1 = OFF	V _{DD} = 3V		0.6	1.3	
高输入电平	V _{IH}	SCL, SDA pins	V _{DD} = 1.5V~5.5V	0.7*V _{DD}		V _{DD} + 0.3	V
低输入电平	V _{IL}	SCL, SDA pins	V _{DD} = 1.5V~5.5V	-0.3		0.3*V _{DD}	V
高输出电平	V _{OH}	/IRQ2 pins	I _{OH} = -1mA	V _{DD} - 0.3		V _{DD}	V
低输出电平	V _{OL}	/IRQ1, /IRQ2 pins	I _{OL} = 1mA	GND		GND+0.3	V
		SDA pin	V _{DD} ≥ 2V I _{OL} = 3mA	GND		GND+0.3	V
输入漏电流	I _{LK}	Input Pin, V _{IN} =V _{DD} or GND		-0.1		0.1	μA
输出漏电流	I _{OZ}	Output Pin, V _{OUT} =V _{DD} or GND		-0.1		0.1	μA

8.2 交流特性

表 8-2 交流电气特性

*除另有说明外，操作条件为：GND = 0V, V_{DD} = 1.5V ~ 5.5V, Ta = -40 °C ~ 85 °C

Item	Symbol	Condition	Min.	Typ.	Max.	Unit
SCL 时钟频率	f _{SCL}	---			400	kHz
起始条件建立时间	t _{SU;STA}	---	0.6			μs
起始条件保持时间	t _{HD;STA}	---	0.6			μs
数据传输建立时间	t _{SU;DAT}	---	100			ns
数据传输保持时间	t _{HD;DAT}	---	0		700	ns
终止条件建立时间	t _{SU;STO}	---	0.6			μs
总线闲置时间	t _{BUF}	终止条件到起始条件之间	1.3			μs
SCL 低电平时间	t _{LOW}	---	1			μs
SCL 高电平时间	t _{HIGH}	---	1			μs
SCL, SDA 上升时间	t _r	---			0.3	μs
SCL, SDA 下降时间	t _f	---			0.3	μs
总线毛刺时长	t _{SP}	---			50	ns
FOUT 输出占空比	Duty	以输出达到 V _{DD} 的 50% 计算	40	50	60	%




图 8-1 IIC 时序图例

*IIC 数据传输位于起始条件与终止条件之间，数据传输操作必须在 0.95s 时间内完成，超出该时间后，内置定时器会复位 IIC 总线。

9 寄存器

9.1 寄存器总表

表 9-1 寄存器列表

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
10	SEC	○	40	20	10	8	4	2	1
11	MIN	○	40	20	10	8	4	2	1
12	HOUR	○	○	20	10	8	4	2	1
13	WEEK	○	6	5	4	3	2	1	0
14	DAY	○	○	20	10	8	4	2	1
15	MONTH	○	○	○	10	8	4	2	1
16	YEAR	80	40	20	10	8	4	2	1
17	ANALOG	ADJ1	ADJ0	CL5	CL4	CL3	CL2	CL1	CL0
18	MIN Alarm	AE	40	20	10	8	4	2	1
19	HOUR Alarm	AE	●	20	10	8	4	2	1
1A	WEEK Alarm	AE	6	5	4	3	2	1	0
	DAY Alarm		●	20	10	8	4	2	1
1B	Timer Counter 0	128	64	32	16	8	4	2	1
1C	Timer Counter 1	32768	16384	8192	4096	2048	1024	512	256
1D	Extension Register	FSEL1	FSEL0	USEL	TE	WADA	TSEL2	TSEL1	TSEL0
1E	Flag Register	○	○	UF	TF	AF	○	VLF	○
1F	Control Register	○	STOP	UIE	TIE	AIE	TSTP	○	DETEN

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
20 – 2F	RAM	User Register, 128 bits (16 * 8bits)							

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
30	Digital Offset	DTE	L7	L6	L5	L4	L3	L2	L1
31	Soft Reset								
32	INT Ctrl Register	○	○	○	○	○	TMPIN	○	FOPIN

*确保向日历及时钟寄存器中写入合法值，否则芯片将无法执行正确的计时操作。

*标记为○的寄存器位是只读位，读取值为‘0’；标记为●的寄存器位可以作为 RAM 执行读写操作。

*若未设定报警中断功能（AIE = ‘0’），寄存器 18~1A 可以作为 RAM 使用。

*若未设定定时中断功能（TE = TIE = ‘0’），寄存器 1B，1C 可以作为 RAM 使用。

*UF，TF，AF，VLF 位只允许被写入‘0’。

*芯片上电时，FSEL1，FSEL0，USEL，UIE，TIE，AIE 位被预设为‘0’，VLF 位被预设为‘1’。

9.2 寄存器详述

9.2.1 时钟及日历寄存器（寄存器 10~16）

- 数据形式

除星期寄存器（寄存器 13）外，数据均为 BCD 码形式。例如，秒寄存器的值‘0101 1001’代表当前为 59 秒。

计时方式固定为 24 小时制。

- 年寄存器及闰年

年寄存器的时间范围是 00~99，99 之后重新回到 00；当年寄存器所代表的值可以被 4 整除时，该年判定为闰年；日历的有效期间为 2000 年~2099 年。

- 星期寄存器

星期寄存器共有 7 个有效位（bit0~bit6），每 1 个有效位代表星期一至星期日中的一天，因此，该寄存器只允许有 1 位为‘1’。

表 9-2 星期寄存器对应表

Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	星期
0	0	0	0	0	0	1	日
0	0	0	0	0	1	0	一
0	0	0	0	1	0	0	二
0	0	0	1	0	0	0	三
0	0	1	0	0	0	0	四
0	1	0	0	0	0	0	五
1	0	0	0	0	0	0	六

9.2.2 扩展寄存器（寄存器 17）

- ADJ<1:0>位

时钟芯片功耗调节位，通过调整控制位的状态，可以调节时钟芯片电流功耗，具体调节参考表 9-3。

表 9-3 功耗调节控制表

ADJ<1>	ADJ<0>	Current Consumption
0	0	550 nA
0	1	500 nA *Default
1	0	450 nA
1	1	400 nA

*调节该控制档位后，可能导致时钟芯片极限高低温环境下性能变差。

- CL<5:0>位

通过调节 CL bit，可以调整输出频率精度，以得到更精确的计时精度。具体调节幅度参考表 9-4。

表 9-4 输出频率调节表

CL<5>	CL<4>	CL<3>	CL<2>	CL<1>	CL<0>	Frequency Offset (ppm)
0	0	0	0	0	0	100
0	0	0	0	0	1	95.5
0	0	0	0	1	0	
.....						
0	1	1	1	1	0	4.6
0	1	1	1	1	1	2.3
1	0	0	0	0	0	0
1	0	0	0	0	1	-2.3
1	0	0	0	1	0	-4.6
.....						
1	1	1	1	0	1	-49.6
1	1	1	1	1	0	-50.8
1	1	1	1	1	1	-52.0




图 9-1 输出频率调整步长图示

9.2.3 报警寄存器（寄存器 18~1A）

报警可以设置为每周 X 的 X 时 X 分或每个月 X 日的 X 时 X 分（星期报警模式和日报报警模式），报警模式可以通过寄存器 1D 的 WADA 位设置。

每个报警寄存器都有 AE（Alarm Enable）位（bit7）。当某一个报警寄存器的 AE 位为‘0’时，该寄存器设定值需与对应的计时寄存器比较，值一致时输出报警中断；若 AE 位为‘1’，则忽略其对应的报警寄存器值，即不需要将对应的报警寄存器与计时寄存器比较，始终认为报警寄存器值与对应的计时寄存器值一致。

当选择星期报警模式时，可以同时选择一周中的几天，即寄存器 1A 中的 WEEK ALARM 功能 bit0~bit6 可以同时有若干位为‘1’。星期报警模式下的对应关系可参考表 9-5。

表 9-5 星期报警模式寄存器 1A 对应表

Register	Function	bit6	bit5	bit4	bit3	bit2	bit1	bit0
1A	星期报警	六	五	四	三	二	一	日

9.2.4 固定周期计数器控制寄存器（寄存器 1B, 1C）

这两个寄存器用来设定固定周期中断的预设倒计数值，当上述两个寄存器中的数值从 0001h 变为 0000h 时，固定周期中断事件发生，TF 被置‘1’且 INTN 上输出低电平（若 TIE 为‘1’）；之后 1B, 1C 寄存器被重置为预设值，重新开始倒计数过程。

9.2.5 控制寄存器及标志寄存器（寄存器 1D~1F）

- FSEL 位

用来设定 FOUT 端口输出频率，具体配置情况参考表 9-6。芯片上电后，默认值为‘00’。

表 9-6 FOUT 输出频率选择

FSEL1	FSEL0	FOUT frequency
0	0	High Level *Default
0	1	1Hz
1	0	1024Hz
1	1	32.768KHz

- USEL 位

用来设定时间更新中断的周期；芯片上电后，默认值为‘0’，秒更新中断模式。

表 9-7 时间更新中断模式选择

USEL	Timing	Auto return time
0	1Hz	500ms
1	1/60Hz	7.81ms

- TE 位

该位置‘1’时，固定周期中断的计数器开始倒计时，置‘0’时则停止倒计时。

- WADA 位

报警中断模式选择位，当置为‘1’时，为日报警模式，当置为‘0’时，为星期报警模式。

- TSEL 位

用来设定固定周期中断的计数周期。

表 9-8 固定周期中断计数周期选择

TSEL2	TSEL1	TSEL0	Source clock
0	0	0	4096Hz *Default
0	0	1	64Hz
0	1	0	1Hz
0	1	1	1/60Hz
1	0	0	1/3600Hz

- UF, TF, AF 位

分别为时间更新中断，固定周期中断，报警中断的标志位；当上述中断事件发生时，对应的标志位被置‘1’。标志位将维持为‘1’直至手动将其清‘0’，禁止手动将上述标志位置‘1’。

- VLF 位

停振检测标志位；当检测到晶体振荡器停振，导致时钟电路无法正常计时后，该位被置‘1’；该标志位将维持为‘1’直至手动将其清‘0’，禁止手动将该标志位置‘1’。该标志位上电默认状态为‘1’，提示用户当前计时不准确，需配置时间；设置时间后，可以通过 IIC 将 VLF 标志位置‘0’，该标志位将保持为‘0’直至晶振停振事件发生。

- STOP 位

该位置‘1’时，可以停止时钟芯片 1024Hz 及以下时钟的翻转，导致时钟停走，同时暂停已

配置的固定周期中断倒计时，直到该位被清‘0’。该控制位上电默认状态是‘0’。

- UIE, TIE, AIE 位

分别用来设定当时间更新中断，固定周期中断，报警中断事件发生时，/IRQ 管脚上的中断信号输出情况；该三个控制位的上电默认值均为‘0’。

/IRQ 管脚上的中断信号输出为时间更新中断，固定周期中断，报警中断的逻辑与，通过中断标志位来判断具体的中断输出情况。

- TSTP 位

在固定周期功能中，该位置‘1’时，可以暂停目前的倒计时，此时会保持当前倒计时的数值，直到该位被清‘0’，从暂停值继续倒计时。

- DETEN 位

停振检测功能控制位；该位被置‘1’，打开停振检测功能；该位被置‘0’，关闭停振检测功能，可以节省约 50nA 电路功耗。该控制位上电默认状态为‘1’。

9.2.6 数字校准寄存器（寄存器 30）

*该功能可以调整 RTC 寄存器计时精度，但不会改善输出 32.768kHz 时钟的频率精度。

通过配置该寄存器可以调整 RTC 计时精度，调整步长为 3.05×10^{-6} ，调整范围覆盖 $+192.3 \times 10^{-6}$ 到 -195.5×10^{-6} 。

- DTE 位

数字校准功能使能控制位。该位置‘1’时，打开数字校准功能，每 10s 校准一次，具体校准数值由该寄存器的低 7 bit 控制；该位置‘0’时，关闭数字校准功能。

- L7 ~ L1

数字校准数值，根据设定值，调整每 10 秒中的第 4 ~ 5 秒长度，实现计时精度调节。具体调节方案参考表 9-9。

表 9-9 时钟频率调节表

L7	L6	L5	L4	L3	L2	L1	L0	Offset Value (ppm)
0	1	1	1	1	1	1	0	+192.26
0	1	1	1	1	1	0	1	+189.21
0	1	1	1	1	0	1	0	+186.16
.....								
0	0	0	0	0	1	0	0	+6.10
0	0	0	0	0	0	1	1	+3.05
0	0	0	0	0	0	0	0	0.00
1	1	1	1	1	1	1	1	-3.05
1	1	1	1	1	1	1	0	-6.10
.....								
1	0	0	0	0	0	1	0	-189.21
1	0	0	0	0	0	0	1	-192.26
1	0	0	0	0	0	0	0	-195.31

数字校准功能示例：

若需要调整的偏差值为正，则 $L\langle 7:1 \rangle = Dec2Bin(OffsetValue/3.05)$

若需要调整的偏差值为负，则 $L\langle 7:1 \rangle = Dec2Bin[128 - (OffsetValue/3.05)]$

数字校准功能会调节内部时钟分频，因此对 FOUT 频率输出和固定周期中断功能有影响。

- FOUT 功能
 - 1Hz 频率输出 ：输出频率每 10s 会出现一次波动
 - 1024Hz 频率输出 ：输出频率每 10s 会出现一次波动
 - 32.768kHz 频率输出 ：输出频率不受影响
- 固定周期中断功能
 - 选用 64Hz, 1Hz, 1/60Hz 或 1/3600Hz 作为计数周期时，计数周期会受到影响；选用 4096Hz 作为计数周期时，则不会受影响。

9.2.7 软复位控制寄存器（寄存器 31）

通过配置该寄存器为 0x55，可以实现时钟芯片的软复位功能。软复位会对时钟芯片所有内部寄存器及数字逻辑执行复位操作。

配置软复位寄存器应为一条单独的 IIC 指令，不推荐 31 寄存器与其他寄存器在同一条 IIC 命令中执行写操作。

9.2.8 中断输出控制寄存器（寄存器 32）

- TMPIN 位和 FOPIN 位
 - TMPIN 用于控制固定周期中断通过哪个 Pin 输出；FOPIN 用于控制 FOUT 频率输出通过哪个 Pin 输出。具体的控制方式参考表 9-10。

表 9-10 中断输出控制选择

TMPIN	FOPIN	/IRQ2	/IRQ1
0	0	固定周期中断 & FOUT	时间更新中断 & 报警中断
0	1	固定周期中断	时间更新中断 & 报警中断 & FOUT
1	0	FOUT	时间更新中断 & 报警中断 & 固定周期中断
1	1	高阻	时间更新中断 & 报警中断 & 固定周期中断 & FOUT

10 中断功能

10.1 报警中断

报警中断可以在设定的星期，日，小时，分钟产生报警中断事件。

10.1.1 报警中断时序




图 10-1 报警中断时序

- (1) 设定好报警中断对应的小时、分钟、日期或星期信息以及 WADA 寄存器，当设定时间与当前时间匹配时，产生报警中断事件。
- (2) 报警中断事件产生时，AF 标志位被置为‘1’。
- (3) AF 寄存器会保持‘1’状态直至手动将其清‘0’。
- (4) 报警中断事件发生时，若 AIE = ‘1’，/IRQ1 输出低电平；若 AIE = ‘0’，/IRQ1 保持为高阻状态。
- (5) /IRQ1 = ‘0’期间若置 AIE 为‘0’，/IRQ1 即刻恢复为高阻状态；在报警中断事件发生且 AF 寄存器被清‘0’之前，AIE 可以用来控制/IRQ1 的输出状态。
- (6) 将 AF 寄存器清‘0’可以清除报警中断输出，/IRQ1 即刻由‘0’变为高阻状态。
- (7) 报警中断事件发生时若 AIE = ‘0’，/IRQ1 保持高阻状态，不会输出低电平。

10.1.2 报警中断相关寄存器

表 10-1 报警中断相关寄存器

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
18	MIN Alarm	AE	40	20	10	8	4	2	1
19	HOUR Alarm	AE	●	20	10	8	4	2	1
1A	WEEK Alarm	AE	6	5	4	3	2	1	0
	DAY Alarm		●	20	10	8	4	2	1
1D	Extension Register	FSEL1	FSEL0	USEL	TE	WADA	TSEL2	TSEL1	TSEL0
1E	Flag Register	○	○	UF	TF	AF	○	VLF	○
1F	Control Register	○	STOP	UIE	TIE	AIE	TSTP	○	DETEN

- 配置报警中断寄存器时，建议首先将 **AIE** 置‘0’，以防操作过程中产生不必要的硬件中断。
- WADA** 用于选择报警模式，当置为‘1’时，为日报警模式，当置为‘0’时，为星期报警模式。
- 报警中断事件的发生会将 **AF** 标志位置‘1’，该位将保持为‘1’直至手动将其清‘0’。
- 报警中断事件发生时，**AIE** 决定是否产生中断信号输出（**AIE** = ‘1’，则 **IRQ1** = ‘0’；**AIE** = ‘0’，则 **IRQ1** = Hi-Z）。
- AE** 位为‘0’表示对应的寄存器需要与时钟或日历寄存器比较；若 **AE** 位为‘1’，则不比较对应的寄存器，即认为该寄存器始终与对应的时钟或日历寄存器匹配。参考下述示例：
 - 寄存器 1A 设为 0x80 时，只有分报警和时报警寄存器需要与相应的时钟寄存器对比，忽略星期/日期寄存器；因此，只要时寄存器和分寄存器匹配，每一天都会产生报警中断事件。
 - 18, 19, 1A 三个寄存器中的 **AE** 位均置为‘1’会导致每分钟产生一次报警中断事件。
- STOP** 位置‘1’会停止计时，因此不会产生报警中断，但已经产生的中断不受影响。

10.2 固定周期中断

固定周期中断可以在 244.14 μ s 和 65536Hour 之间按照某一固定周期产生中断报警事件。

10.2.1 固定周期中断时序




图 10-2 固定周期中断时序

- (1) 当 TE 位写入‘1’时，固定周期计数器从预设值开始倒数。
- (2) 当固定周期计数器从 0001h 计数到 0000h 时，产生中断事件；计数器重置为预设值，继续下一次计数。
- (3) 固定周期中断事件发生时，TF 寄存器被置为‘1’。
- (4) TF 寄存器会保持‘1’状态直至手动将其清‘0’。
- (5) 当固定周期中断事件发生时，若 TIE = ‘1’，/IRQ1,2 输出低电平；若 TIE = ‘0’，/IRQ1,2 保持为高阻或高电平状态。
- (6) /IRQ1,2 输出低电平时长为 tRTN，之后会自动恢复高阻或高电平状态直至下次中断信号输出。
- (7) 当 TE 位写入‘0’时，固定周期计数器停止计数，/IRQ1,2 输出高阻或高电平（若 TE 写‘0’发生在 /IRQ1,2 = ‘0’期间，待 tRTN 时间之后，/IRQ1,2 恢复高阻或高电平状态）。
- (8) 若在 /IRQ1,2 = ‘0’期间将 TF 清‘0’，待 /IRQ1,2 持续 tRTN 时间之后，恢复高阻或高电平状态。
- (9) TIE 写入‘0’时，/IRQ1,2 即刻恢复高阻或高电平状态。若在 tRTN 期间再次将 TIE 写为‘1’，/IRQ1,2 恢复低电平状态至 tRTN 结束。

10.2.2 固定周期中断相关寄存器

表 10-2 固定周期中断相关寄存器

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
1B	Timer Counter 0	128	64	32	16	8	4	2	1
1C	Timer Counter 1	32768	16384	8192	4096	2048	1024	512	256
1D	Extension Register	FSEL1	FSEL0	USEL	TE	WADA	TSEL2	TSEL1	TSEL0
1E	Flag Register	○	○	UF	TF	AF	○	VLF	○
1F	Control Register	○	STOP	UIE	TIE	AIE	TSTP	○	DETEN

- 配置固定周期中断寄存器时, 建议首先将 TE 及 TIE 置‘0’, 以防操作过程中产生不必要的硬件中断。
- TSEL2, TSEL1 和 TSEL0 用来设定固定周期中断的倒数周期, /IRQ1,2 管脚上的中断信号自动复位时间与倒数周期相关。

表 10-3 固定周期中断计数周期及自动复位时间

TSEL1	TSEL1	TSEL0	Source clock	Auto reset time
0	0	0	4096Hz	0.122ms
0	0	1	64Hz	7.8125ms
0	1	0	1Hz	7.8125ms
0	1	1	1/60Hz	7.8125ms
1	0	0	1/3600Hz	7.8125ms

- 寄存器 1B, 1C 设定计数器的默认值 (0001h ~ FFFFh), 计数器以 TSEL 设定的计数周期倒数至 0000h 时, 产生固定周期中断事件。
- TE 为固定周期计数器的使能控制位, TE = ‘1’时, 计数器开始倒数; TE = ‘0’时, 计数器停止计数, 关闭固定周期中断功能。
- 固定周期中断事件发生时会将 TF 标志位置‘1’, 该位将保持为‘1’直至手动将其清‘0’。
- 固定周期中断事件发生时, TIE 决定是否产生中断信号输出 (TIE = ‘1’, 则/IRQ1,2 = ‘0’; TIE = ‘0’, 则/IRQ1,2 为高阻或高电平状态)。
- 当选择 1/60Hz 或者 1/3600Hz 为计数周期时, 会产生最大 1s 的计时误差。
- 当 TSTP 为‘0’或者 STOP 为‘1’时, 会暂停固定周期倒数操作, 计数值保持当前值不变。

表 10-4 固定周期中断周期示例

Timer counter set value	Source clock				
	4096Hz	64Hz	1Hz	1/60Hz	1/3600Hz
1	244.14μs	15.625ms	1s	1min	1h
.....					
2048	500ms	32s	2048s	2048min	2048h
.....					
65535	15.9998s	1023.984s	65535s	65535min	65535h

10.3 时间更新中断

根据设定值，时间更新中断以秒更新或分更新产生中断报警事件。

10.3.1 时间更新中断时序




图 10-3 时间更新中断时序

- (1) USEL 寄存器决定芯片处于秒更新中断还是分更新中断状态，当相应的秒寄存器或分寄存器更新时，产生时间更新中断事件。
- (2) 时间更新中断事件产生时，UF 寄存器被置‘1’。
- (3) UF 寄存器会保持‘1’状态直至手动将其清‘0’。
- (4) 时间更新中断事件发生时，若 UIE = ‘1’，/IRQ1 输出低电平；若 UIE = ‘0’，/IRQ1 保持为高阻状态。
- (5) /IRQ1 输出低电平时长为 tRTN，之后会自动恢复高阻状态直至下次中断信号输出。
- (6) 若在 /IRQ1 = ‘0’期间将 UF 清‘0’，待 tRTN 时间之后，/IRQ1 恢复高阻状态。
- (7) /IRQ1 = ‘0’期间若置 UIE 为‘0’，/IRQ1 即刻恢复高阻状态，中断信号输出结束。若在 tRTN 期间再次将 UIE 写为‘1’，/IRQ1 恢复为低电平状态直至 tRTN 结束。

10.3.2 时间更新中断相关寄存器

表 10-5 时间更新中断相关寄存器

Address	Function	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
1D	Extension Register	FSEL1	FSEL0	USEL	TE	WADA	TSEL2	TSEL1	TSEL0
1E	Flag Register	○	○	UF	TF	AF	○	VLF	○
1F	Control Register	○	STOP	UIE	TIE	AIE	TSTP	○	DETEN

- 配置时间更新中断寄存器时，建议首先将 UIE 置‘0’，以防操作过程中产生不必要的硬件中断。
- USEL 信号用来设定中断模式为秒更新或分更新。

表 10-6 时间更新中断模式控制

USEL	Timing	Auto return time
0	1Hz	500ms
1	1/60Hz	7.81ms

- 时间更新中断事件的发生会将 UF 标志位置‘1’，该位将保持为‘1’直至手动将其清‘0’。
- 时间更新中断事件发生时，UIE 决定是否产生中断信号输出（UIE = ‘1’，则/IRQ1 = ‘0’；UIE = ‘0’，则/IRQ1 = Hi-Z）。

11 IIC 总线接口

11.1 IIC 总线特点

IIC 是一种双向通信接口，其信号线 SDA 以及时钟线 SCL 需通过上拉电阻连接至高电平；连接至 IIC 总线的端口必须为开漏结构以便实现多设备的线与连接。

11.2 数据传输

每个 SCL 时钟周期可以传送 1bit 数据。发送数据时，SDA 线上的数据在 SCL 低电平期间改变；接收数据时，SCL 高电平期间可以从数据线 SDA 上得到稳定有效的数据。

11.3 起始条件及终止条件

空闲状态时，SCL 及 SDA 保持为高电平。SCL 高电平期间，SDA 的下降沿作为 IIC 通信的起始条件；SCL 高电平期间，SDA 的上升沿作为 IIC 通信的终止条件。




图 11-1 IIC 起始条件及终止条件

11.4 设备选择（从地址）

IIC 总线设备没有片选信号，主设备通过发送一个唯一固定的设备编号（从地址）来选取相应的从设备，被选从设备发送应答信号来与主设备建立通信。

从地址包括 7bit 数据，4bit(Group 1) + 3bit(Group 2)。JXR201 的从地址为“0110010”。通信过程中，从地址与 R/W 选择位以 8bit 数据的形式发送。




图 11-2 IIC 从地址示意

11.5 系统配置

将控制数据传输的设备称为“主设备”，被主设备控制的设备称为“从设备”；发送数据的设备称为“发送端”，接收数据的设备称为“接收端”。

在 JXR201 系统中，CPU 或其他控制设备为主设备，JXR201 芯片本身为从设备；主从设备均可作为发送端或接收端。




图 11-3 IIC 系统配置

11.6 应答信号

IIC 总线对于起始条件和终止条件之间传输的字节数没有限制。每个字节数据传输完成后，发送端需释放 SDA 总线并提供 1 个 SCL 时钟来接收应答信号。若接收端成功接收 8bit 数据，须在传输最后 1bit 数据的时钟结束之后置 SDA 为‘0’，发送端将此低电平作为数据传送成功的应答信号；1 个时钟周期之后，接收端释放 SDA 总线，准备接收新的数据。

IIC 总线在满足以下条件时终止数据传输：

- (1) 主设备作为发送端时，在接收到从设备的应答信号后，发送终止条件。
- (2) 主设备作为接收端时，在成功接收 8bit 数据后，发送‘1’作为应答信号并随即发送终止条件。

11.7 IIC 总线控制

本小节针对 CPU 作为主设备, JXR201 作为从设备的情况, 对 IIC 总线通信时序进行描述。

11.7.1 指定地址写操作

JXR201 具有地址自动递增功能, 设定好操作地址后, 只需要连续发送数据即可, 地址位可以自动递增 (0x10 → 0x1F → 0x10; 0x20 → 0x2F → 0x20; 0x30 → 0x3F → 0x30)。




图 11-4 指定地址写操作

- (1) CPU 发送起始条件[S]。
- (2) CPU 发送 JXR201 从地址并通过 R/W 位设定为写模式。
- (3) JXR201 产生应答信号。
- (4) CPU 发送写寄存器地址到 JXR201。
- (5) JXR201 产生应答信号。
- (6) CPU 发送数据至(4)中所指定地址对应的寄存器。
- (7) JXR201 产生应答信号。
- (8) 重复(6)(7)过程, JXR201 中写寄存器的地址会自动递增。
- (9) CPU 发送终止条件[P]。

11.7.2 指定地址读操作

写入寄存器后，CPU 可以通过设置读模式读取寄存器数据。




图 11-5 指定地址读操作

- (1) CPU 发送起始条件[S]。
- (2) CPU 发送 JXR201 从地址并通过 R/W 位设定为写模式。
- (3) JXR201 产生应答信号。
- (4) CPU 发送读寄存器地址到 JXR201。
- (5) JXR201 产生应答信号。
- (6) CPU 重新发送起始条件。
- (7) CPU 发送 JXR201 从地址并通过 R/W 位设定为读模式。
- (8) JXR201 产生应答信号；之后，CPU 作为接收端，JXR201 作为发送端。
- (9) JXR201 发送(4)中所指定地址对应的寄存器中的数据。
- (10)CPU 发送应答信号至 JXR201。
- (11)重复(9) (10)过程，JXR201 中读寄存器的地址会自动递增。
- (12)CPU 发送应答信号至 JXR201。
- (13)CPU 发送终止条件[P]。

11.7.3 未指定地址读操作

主设备直接进入读模式也可以读取从设备中寄存器的内容。由于主设备未指定读操作地址，从设备从前一次 IIC 操作对应地址+1 开始进行读操作。




图 11-6 未指定地址读操作

- (1) CPU 发送起始条件[S]。
- (2) CPU 发送 JXR201 从地址并通过 R/W 位设定为读模式。
- (3) JXR201 产生应答信号；之后，CPU 作为接收端，JXR201 作为发送端。
- (4) JXR201 自动递增寄存器地址，发送寄存器数据。
- (5) CPU 发送应答信号至 JXR201。
- (6) 重复(4)(5)过程，JXR201 中读寄存器的地址会自动递增。
- (7) CPU 发送应答信号至 JXR201。
- (8) CPU 发送终止条件[P]。

附录

计时精度

时钟芯片输出频率的温度特性可以通过下述公式计算:


$$\Delta fT = \alpha (T - T_0)^2$$

ΔfT : 频率温度偏差

$\alpha [1/^\circ\text{C}^2]$: 二次项温度系数 $(-0.035 \pm 0.005) \times 10^{-6}/^\circ\text{C}^2$

$T [^\circ\text{C}]$: 当前温度

$T_0 [^\circ\text{C}]$: 参比温度 $(25 \pm 5^\circ\text{C})$



时钟芯片计时偏差($f/\Delta f$)包含了本征频率精度, 频率温度特性及频率电压特性带来的偏差; 计时偏差($f/\Delta f$)可以通过下式转换为日计时误差(s/d)。


$$s/d = \Delta f / f \times 86400s$$

*例如, 计时偏差为 11.574×10^{-6} 等效于日计时误差为 1s/d。


使用说明

1. 产品静电防护等级为 HBM $\pm 2.0\text{kV}$, CDM $\pm 1.0\text{kV}$, 使用过程中应防止静电击穿。
2. 产品使用过程中, 超过 8.25V 的电源毛刺可能诱发闩锁效应导致电路损坏, 应在尽量靠近时钟芯片电源管脚的位置添加至少 0.1 μF 的去耦电容, 以保证芯片稳定工作。
3. 由于时钟芯片为低功耗集成电路产品, 应避免将任何高噪声的电路元器件放置在时钟芯片周围。
4. 芯片的输入管脚悬空可能导致电流功耗增加, 使用过程中应将芯片输入管脚接固定电位 (V_{DD} 或 GND)
5. 芯片湿敏等级为 Level3, 拆封后到焊接上板之前, 车间存储环境温湿度不超过 30℃, 60%RH, 且存储时间不超过 168 小时。
6. 回流焊过程中需严格控制峰值温度不超过 260℃, 否则可能损坏内置晶体振荡器, 导致时钟偏差过大甚至停振 (推荐回流曲线参考下图)。

Profiles Feature	Pb-Free Assembly
Preheat/Soak	
Temperature Min (Ts Min)	150°C
Temperature Max (Ts Max)	200°C
Time (Ts) from (Ts Min to Ts Max)	60 ~ 120 seconds
Ramp-up rate (TL to TP)	3°C/second Max
Liquidous Temperature (TL)	217°C
Time (TL) maintained above TL	45 ~ 90 seconds
Peak/Classification Temperature (TP)	245 $\pm$ 5°C
Time within 5°C of actual Peak Temperature (TP)	20 ~ 40 seconds
Ramp-down rate (TP to TL)	6°C/second Max
Time 25°C to peak temperature	8 minutes Max
Suggest reflow times	3 Times Max



封装尺寸




包装规格

SOP Emboss Taping (TE2)

Symbol	SOP8
A	8
W	12

Unit : mm



Symbol	SOP8
A	330
W	12

Unit : mm

